上周四，韓國半導體巨頭三星宣布，其下一代 2。5D 封裝技術 I-Cube4 即將上市，該技術提升了邏輯器件和內存之間的通信效率，集成 1 顆邏輯芯片和 4 顆高帶寬內存(HBM)。

　　另外，該技術還在保持性能的前提下，將中介層(Interposer)做得比紙還薄，厚度僅有 100&mu；m，節省了芯片空間。

　　加拿大電氣工程技術專家阿德里安?吉本斯(Adrian Gibbons)對 I-Cube4 作了較為詳細的解讀。

　　一、高性能計算需求不斷提升，封裝設計難度提高

　　在過去的幾年中，高性能計算(HPC)領域的需求一直在穩定增長，ML(機器學習)在 5G 邊緣的應用更是加大了這一需求。

　　過去的幾年，在 3D NAND 等器件中，2。5D 和 3D 芯片堆疊正在逐步取代傳統 IC 封裝設計。

　　據阿德里安介紹，相比傳統的封裝技術，2。5D 封裝技術具備三項關鍵優勢，分別是較低的芯片空間(footprint efficiency)、優秀的熱管理和更快的運行速度。

　　當下，在超算、數據中心等領域，CPU、GPU 的內核數量不斷增加，熱管理的難度也在不斷提升。

　　三星的新型 I-Cube4 封裝技術包含 4 個 HBM 和 1 個邏輯芯片，通過異構集成，提升了邏輯和內存之間的訪問速度與電源效率，并能夠應用于高性能計算、AI、5G、云等多種應用。

▲ 中介層可堆疊實現高帶寬內存接口(來源：Bo Pu)

　　二、三星控制中介層厚度，降低互連

　　中介層是多個芯片模塊或電路板傳遞電信號的管道，也是插口或接頭之間的電信號接口。

　　一般來說，隨著芯片復雜度的提升，硅底中介層也會越來越厚，但 I-Cube4 的中介層厚度僅有 100&mu；m，提升了產品性能。

　　據阿德里安介紹，I-Cube4 的 2。5D 封裝技術降低了空間占用和功率損耗，也使互連較小，加強了產品的熱管理。

　　另外，HBM 信道中的電信號完整性也是一個關鍵參數。通過將基準眼圖掩模應用到電信號的眼圖(Eye masks)上，可確定實際電路的傳輸質量，是評估信號完整度的最佳方式之一。

　　所以三星的研究人員采用該方法比較了兩種不同的圖層拓撲(layer topologies)，以評估最佳性能，還將兩種不同結構下的走線(trace)寬度和各走線之間的距離進行了比較。

▲ 眼圖的 6 毫米走線 毫米走線(右)(來源：Bo Pu)

　　通過研究，三星研究人員發現，兩種結構在 3µ；m 處的性能相似，是其走線W 的布線原則。這是因為在 PCB 設計中，走線之間會產生干擾，應保證線間距足夠大。當線 倍線% 的電場不互相干擾，這種布線W 原則。

　　最后，三星還針對 I-Cube4 開發了無模具架構(mold-free structure)，通過預篩選測試，在制造過程中找出缺陷產品，從而有效地提升成品率。另外，這也減少了封裝步驟，節省了成本并縮短了周轉時間。